下载过该文档的会员：
2018年宁波大学高级数字系统设计考博真题2606.pdf宁 波大 学2018 年博 士研 究生 招生 考试 初试 试题(B 卷)
( 答案必须写在考点提供的答 题纸上)
第 1 页 共 3 页
科目代码 : 2606 科目名称： 高级数字系统设计
一、 （20 分） 分析 如 下 VHDL 所描述的 逻辑 电路 ， 写 出电路 的逻 辑表 达式 、 电 路功能 和文 件名。
entity add is
port( A, B,E,F: in bit;
C: out bit;
S: in bit_vector(1 downto 0);
end add;
architecture str of add is
begin
process(A, B,E,F,S)
begin
CASE S IS
WHEN “00”=> C <=A;
WHEN “01”=> C <=B;
WHEN “10”=> C <=E;
WHEN “11”=> C<=F;
WHEN OTHERS => NULL;
END CASE;
end process;
end str;
二、 （20 分） 利用 VHDL 语言设 计如 表 1 所示 功能 的逻辑 电路 。
表 1
自定义标签： 
需要金币：3 
